Family list 1 family member for: JP2002190598 Derived from 1 application Back to JP2002190598

1 THIN-FILM TRANSISTOR ARRAY SUBSTRATE AND METHOD OF

MANUFACTURING THE SAME Inventor: GOTO SHINJI

Applicant: MATSUSHITA ELECTRIC IND CO LTD

EC:

IPC: G02F1/1368; G09F9/30; H01L21/3213 (+14)

Publication info: JP2002190598 A - 2002-07-05

Data supplied from the esp@cenet database - Worldwide

THIN-FILM TRANSISTOR ARRAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME

Publication number: JP2002190598
Publication date: 2002-07-05

Inventor: GOTO SHINJI

Applicant: MATSUSHITA ELECTRIC IND CO LTD

Classification:

G02F1/1368; G09F9/30; H01L21/3213; H01L21/768; H01L23/522; H01L29/786; G02F1/13; G09F9/30; H01L21/02; H01L21/70; H01L23/52; H01L29/66; (IPC1-7): H01L29/786;

H01L21/70; H01L23/52; H01L29/66; (IPC1-7): H01L29/78 G02F1/1368; G09F9/30; H01L21/3213; H01L21/768

- European:


Application number: JP20000386628 20001220

Priority number(s): JP20000386628 20001220

Report a data error here

Abstract of JP2002190598

PROBLEM TO BE SOLVED: To provide a thin-film transistor array substrate, used in a liquid crystal display or the like which has superior characteristics and a low defective rate, having no increase in the number of manufacturing processes, and to provide a method of manufacturing the same. SOLUTION: Using gray-tone exposure technology, interconnections which are partially different in thickness are formed, without having to increase the number of processes. In a part where electrical interconnections, such as scanning lines and signal lines Intercross, difference in level between the interconnections can be reduced, resulting in improving the step coverage of an insulation film and reducing defects, such as short-circuitings and disconnections between the interconnections. Since a gate insulation film can be formed thinner than in the conventional one, an on-state current of the thin film transistor is increased.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-190598 (P2002-190598A)

(43)公開日 平成14年7月5日(2002.7.5)

(51) Int.Cl. [†]		識別記号	F I		テーマコート*(参考)	
H01L	29/786		G 0 2 F	1/1368		2H092
G02F	1/1368		G09F	9/30	3 3 0 Z	5 C 0 9 4
G09F	9/30	3 3 0			338	5 F 0 3 3
1117	77.	3 3 8	H01L	29/78	617J	5 F 1 1 0
H011.	21/3213			21/88	C	

審査請求 未請求 請求項の数18 OL (全 12 頁) 最終頁に統<

(21)出願番号 特顧2000-386628(P2000-386628) (22)出顧日 平成12年12月20日(2000.12.20) (71) 出額人 000005821

松下電器産業株式会社 大阪府門真市大字門真1006番地

(72) 発明者 後藤 真志

大阪府門真市大字門真1006番地 松下電器

産業株式会社内 (74)代理人 100097445


弁理士 岩橋 文雄 (外2名)

最終頁に続く

(57)【要約】

【課題】 液晶表示装置等に用いられる薄膜トランジス クアレイ基板の製造工程を増加させることなく、特性に 優れ、不良率の低い薄膜トランジスタアレイ基板および その製造方法を提供する。

【解決手段】 グレイトーン震光技術を用いて、部分的 に厚さの異なる配線を工程数を増加させることなく形成 する。走産機や信号線といった電気配線の交差する部分 において、配線段差が低減されるため、発極販の段差数 軽性が改善し、起線間の原体等線等の不見が低減され る。また、ゲート絶縁膜を従来よりも薄くすることが可 能となるので、薄膜トランジスクのON電流が増加す る。



【特許請求の範囲】

「請求項 1】接接表面を有する基底上に、走套像と、前記主套線と交差した信号線と、前記主套線と前記信号線の交差する部分に配置され、走套線に接続されたゲート電極とゲート絶縁頭と半専体膜と信号線に接続されたソース電極とドレイン電極を具備する薄膜トランジスタ、前記薄膜トランジスタアレイ基板において、前記が一ト電極を兼ねる前記生差線が少なくとも2つの膜厚を有し、前記主告線が少なくとも2シジスタのチャネル部に対応する部分の膜厚が、他の部分に比べ薄いことを特徴とする電解トランジスタアレイ

1

[請求項2] 絶縁表面を有する基板上に、走査線と、前 記定査線と交張した信号線と、前記売査線と前に信号線 の交差する部で配置され、定業線に接続されたゲート 電極とゲート絶縁版と半端本帳と信号線に接続されたゲート ス電極をレイン電極を展布で高薄帳 ラジスタ と、前記薄蒔トランジスタのドレイン電極に接続された、 由素竜機と、前記を査線の一部を片側の電機の少なくと 一部とした蓄積容量を展布 吉薄膜 テランスタアレ イ基板において、ゲート電板および蓄積容量 電極を かの少なくとも蓄積容量を展布とい、前記を直 の少なくとも蓄積容量を展析と対応する部分の環算が、他 の部分に比や薄いことを特徴とする薄膜トランジスタア レイ基板

[請求項 3] 前記ゲート電極を兼ねる前記走養療が少な くとも2つの販原を有し、前記走査線のうち少なくとも 海護トランジスタのチャネル部に対応する部分の販原 が、他の部分に比べ薄いことを特徴とする請求項2に記 30 載の海豚トランジスタアレイ基板。

【請本項4】検験表面を有する基板上に、走塞線と、前 能力主意線上を少なくとも徐緑酸を介してと交差する信号 線と、前記定差線と前辺に差線と前に対している機能と れ、走直線に接続されたゲート電極とゲート砂模板と半 等体膜と信号線に接続されたが一ト電極とゲート砂模板と半 等体膜と信号線に接続されたが一ト電板とゲート砂模板と半 等体膜と信号線に接続されたが一ト電板とゲート砂模板と半 を具備する薄膜トランジスタと、前記薄板トランジスタ のドレイン電板に接続された両業電極を具備する薄板ト ランジスタアレイ基板において、3 信号線が少なくとも2つの膜厚を有し、前記を整備が、少なく と立とつる膜厚を有し、前記を蓋線の少なくとも信号線 を交差する部分の膜厚が、他の部分に比べ薄いことを特 機と薄線トランジスタアレイ基板。

【請求項5】前記ゲート電極を兼ねる前記走査線が少な くとも2つの膜厚を有し、前記走査線のうち少なくとも 薄膜トランジスタのサイネル部に対応する部分の護厚 が、他の部分に比べ薄いことを特徴とする請求項4に記 録の薄糠トランジスタアレイ基板。

【請求項6】前記走査線の一部を片側の電極の少なくと も一部とした蓄積容量を具備し、ゲート電極および蓄積 容量電極を兼ねる走査線が、少なくとも2つの膜厚を有 50 し、前記走査線の少なくとも蓄積容量電極に対応する部 分の膜厚が、他の部分に比べ薄いことを特徴とする請求 は、または請求項5に記載の薄膜トランジスタアレイ基 54

【請求項 7】検接表面を有する基板上に、ゲート電極を 具備する走査線を形成する工程と、ゲート絶縁膜を形成 する工程と、半導体膜を形成する工程と、ソース電極ま たはドレイン電極を具備する信号線を形成する工程を なくとも含む薄膜トランジスタアレイ基板の製造方法に おいて、前近ゲート電極を展慮する走套線を形成する工

おいて、前記グート電極を見慮する走査線を形成する工程 松が、純磁楽形を有する基板に全角膜を光がする工程 と、前記金属膜上に少なくとも2つの厚さを有するレジ ストパターンを形成する工程と、前記レジストパター セマスクとしたエッチングにより、少なくとも2つの厚 さを有する金属膜パターンを形成する工程を少なくとも 含むことを特徴とする薄膜トランジスタアレイ基板の製 進方法。

【請求項9】 総縁表面を有する基板上に、信号線と、前 窓信号線上を少なくとも能線膜を介してと交差する走査 総と、前記信号線上線を対したが一ト能縁度を介した配置され、走査線に接続されたゲート電極とゲート能縁膜と半 場体膜と信号線に接続されたゲート電極とドレイン電板 を具備する薄膜トランジスタと、前記薄膜トランジスタのドレイン電体に接続された両素電極を具備する薄膜ト ランジスタアレレ基板において、ソース電極を具備する 信号線が少なたとも2つの膜を有し、前に高線の 位号線が少なたとも2つの膜を有し、前にのコンタクト 部分における原原が、他の部分に比べ薄いことを特徴と スを薄塞トランジスタアレビス薄にいて、

【請求項10】前記信号線が少なくとも2つの膜厚を有 し、前記信号線の少なくとも査線と交差する部分の膜 厚が、他の部分に比べ薄いことを特徴とする請求項9に 記載の疎降トランジスタアレイ基板。

【請求項 1 】 秘縁表面を有する基板上に、ゲート電機 を具備する走査線を形成する工程と、ゲート能線膜を形 成する工程と、半導体膜を形成する工程と、ソース電機 またはドレイン電極を具備する信号線を形成する工程を 少なくとも名が開始 ランジスタアレイ基板の製造力能 において、前記ソース電棒をよれドレイン電板の製造力能 る信号線を形成する工程が、絶縁表面を有する基板上に 薄電膜を形成する工程と、前記導電膜上に少なくとも2 の厚さを有するレジストパターンを形成する工程と、 前記レジストパターンをマスクとしたエッチングによ り、少なくとも2つの厚さを有する導電膜パターンを形 成する工程を少なくとも含むことを特徴とする薄膜トラ ンジスクアレイ基板の製造力法。

【請求項12】前記導電膜が不純物添加された半導体膜 と金属膜の積層膜からなることを特徴とする請求項11 に記載の薄膜トランジスタアレイ基板の製造方法。

【請末項13】前記レジストパターンが透光能と半透光 部と遮光能を有するレチクルのマスクパターンをレジス トに転写するフォトリングラフィ工程によって形成され ることを特徴とする請求項7、請求項11または請求項 12のいずれかに記載の薄膜トランジスタアレイ基板の 製造方法。

【請求項14】前記レチクルの半透光部が解像限界以下 の寸注を有する遮光パターンで形成されていることを特 酸とする請求項13に記載の薄膜トランジスタアレイ基 板の製造方法。

【請求項15】前記基标が透光性基板であることを特徴 とする請求項、から請求項をたは請求項をから請求項 10のいずれかに記載の薄膜トランジスクフレイ基板。 【請求項16】前記基板が選光性基板であることを特徴 とする請求項でまたは請求項1から請求項ものいずれかに記載の薄膜トランジスタアレイ基板の製造方法。 「請求項17から請求項6または請求項8から請求項10または請求項15のいずれかに記載の薄膜 トランジスタアレイ基板によって画素が駆動されること を特徴とする速温表示装置。

【請求項18】請求項1から請求項6または請求項8から請求項10または請求項15のいずれかに記載の薄膜トランジスタアレイ基板によって両素が駆動されることを特徴とするエレクトロルミネッセンス表示装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置等の アクティブマトリクス型表示装置において用いられる、 薄膜トランジスタアレイ基板およびその製造方法に関す る。

[00002]

【従来の技術】従来より、液晶表示装置等のアクティブ マトリクス型表示装置の画素は、海豚トランジスク 下了)によって駆動されている。この下下がポートリク ス状に配置された海豚トランジスクアレイ基板の製造方 法としては、従来より以下のような方法がある。図 8 は 下FTとしては、Aグート型「FTを用いた」 ジスクアレイ基板の製造工程の概略図である。以下、図 8 を用いて、従来の海豚トランジスクアレイ基板の製造 方法を具体的に設明する。 【0003】まず、Ti, Mo, W, Al, Ta、Cr およびこれちの合金の単層機または積層膜からなる金属 腰を300~500 nmの限度で形成し、フォトリンに よりパターニングされたフォトレジストをマスクとして 金属膜をエッチングすることにより、ゲート電棒を形成 する (図8(3)。

[0004]次いで、プラズマCVD法によりゲート絶 総額、活性層、コンタクト層の連続成膜を行う。本実施 の形態では、ゲート絶縁膜として室化シリコン膜、活性 回 層としてアモルファスシリコン酸、コンタクト層として n+シリコン膜を原料ガスやプラズマ条件を変化させる ことにより形成している。

【0005] 例えば、窓化シリコン酸は5iH.ガス、 NH.ガス、H.ガスおよびN:ガスを原料とし、アモル ファスシリコン酸はH.ガスによって10%程度に希釈 された5iH.ガスを原料とし、n+シリコン膜はアモ ルファスシリコン膜の原料ガスにPH.ガスを混合する ことにより形成することができる。

【0006] 各層の模原としては、ゲート絶線膜が30 0~500nm、活性層が100~300nm、そして コンタクト層が20~80nmの膜厚で形成する。次い で、フォトリン工能により活性層およびコンタクト層を 島状にパターニングする (図8 (が))

【0007】吹いで、Ti、Mo、W、A1、Ta、C 「およびこれらの合金の単層版または積層版からなる金 風膜を200~400nmの膜原で形成し、フォトリン によりパターニングされたフォトレジストをマスクとし て金属版をエッチングすることにより、ソース/ドレイ ン電極を形成する。この時、活性層のチャネル領域上の 30 コンタシト層も同時にエッチングを行い、チャネル領域 とコンタクト開めの荷を行う(図8(5)

【0008】 飲いで、パッシペーション膜となる変化シリコン膜等の絶縁膜をプラズマCVD 込等により、30つ、500mmの膜甲形成し、その後、ソース/ドレイン領域へのコンタクトを取るためにパッシペーション膜を、フォトリンおよびエッテングにより開えする(図8(d)).

【0009】最後に、ITO膜等の透明等電膜を形成 し、フォトリソおよびエッチングにより、画素電極とし 40 て加工することにより、護障トランジスタアレイ基板が

完成する (図8(e))。

【0010】図7は、それぞれ、従来の薄膜トランジス タアレイ基板の平面図を示している。

【0011】近年では、表示装置の大型化や高精細化に 件い、海膜トランジスタアレイ基板を構成するTFTの 駆動能力の向上が求められている。TFTの画業駆動能 力は、TFTの移動度()、チャネル幅(W)とチャネ ル長(L)の比(W/L)、ゲート絶縁孵落 (Cm) などによって決定され、これらが大きいほ

50 ど、画素駆動能力が向上する。そして、TFTの移動度

の向上は、半導体膜や半導体膜とゲート絶縁膜の界面の 特性を改善することによって実現される。また、ゲート 絶縁膜容量の向上は、絶縁膜として誘電率の高い絶縁材 料を用いることや、ゲート絶縁膜の際厚を薄くすること によって実現される。

【0012】また、薄膜トランジスタアレイ基板全体で みた場合には、走査線や信号線といった配線の抵抗も画 素の駆動能力に影響を与える。特に、大型の薄膜トラン ジスタアレイ基板では、配線抵抗を低くすることが要求 されている。

[0013]

【発明が解決しようとする課題】TFTの駆動能力を向 上させるためには、ゲート絶縁膜の膜厚を薄くすること が有効である。また、ゲート絶縁膜の薄膜化は生産性の 向上という点でも望ましい。しかしながら、ゲート絶縁 膜はゲート電極の膜厚段差を被覆し、ゲート電極とソー ス/ドレイン雷極の短絡を防止する役目も果たしてい る。このため、ゲート絶縁膜を薄くしていくと、薄膜ト ランジスタにおけるゲート電極とソース/ドレイン電極 間の絶縁不良や、蓄積容量の短絡および走査線と信号線 20 の短絡等の不良が増し、歩留が低下する。この問題は、 ゲート電極の膜厚を薄くすることにより解決することが 可能であるが、一方で、薄膜トランジスタアレイ基板全 体としては、配線抵抗が高くなるため、画素の駆動能力 が低下するという問題が発生する。したがって、ゲート 絶縁膜の薄膜化と配線抵抗の低抵抗化の両立が困難であ った。

【0014】本発明は、上記の課題を解決し、配線抵抗 の高抵抗化や薄膜トランジスタの短絡、蓄積容量の短 絡、配線間の短絡等の不良を増加させることなく、その 30 特性および生産性が向上する薄膜トランジスタアレイ基 板およびその製造方法を提供することを目的とする。 100151

『脾腎を解決するための手段』前記目的を解決するため に、本発明に係る薄膜トランジスタアレイ基板は、ゲー ト電極を兼ねる走査線が、少なくとも2つの膜厚を有 し、前記走査線の少なくとも薄膜トランジスタのチャネ ル部に対応する部分の膵原が、他の部分に比べ薄いこと を特徴としている。これにより、薄膜トランジスタの短 絡不良を増加させることなく、ゲート絶縁膜を薄膜化で 40 きるため、薄膜トランジスタアレイ基板の特性および生 産性が向上する。また、配線抵抗もほとんど変化させる ことはない。

【0016】また、本発明に係る薄膜トランジスタアレ イ基板は、ゲート電極および蓄積容量電極を兼ねる走査 線が、少なくとも2つの膜厚を有し、前記走査線の少な くとも蓄積容量電極に対応する部分の護原が、他の部分 に比べ薄いことを特徴としている。これにより、蓄積容 量の短絡不良を増加させることなく、ゲート絶縁膜を薄

よび生産性が向上する。また、配線抵抗もほとんど変化 させることはない。

【0017】さらに、本発明に係る薄膜トランジスタア レイ基板は、走査線が、少なくとも2つの膜障を有し、 前記走査線の少なくとも信号線と交差する部分の膜厚 が、他の部分に比べ薄いことを特徴としている。これに より、配線間の短絡不良を増加させることなく、ゲート 絶縁膜を薄膜化できるため、薄膜トランジスタアレイ基 板の特性および生産性が向上する。また、走査線の長さ に比べ、走査線の膜厚が薄い部分の長さが短いため、配 縁抵抗もあまり変化させることはない。

【0018】また、本発明に係る薄膜トランジスタアレ イ基板の製造方法は、ゲート電極および蓄積容量電極を 兼ねる走査線を形成する工程が、1層以上の金属膜を形 成する工程と、前記金竊膜上に少なくとも2つの厚さを 有するレジストパターンを形成する工程と、前記レジス トパターンをマスクとしたエッチングにより、少なくと も2つの厚さを有する金属膜パターンを形成する工程を 少なくとも含むことを特徴としている。これにより、製 造工程数を増加させることなく、少なくとも2つの厚さ を有するゲート電極お上び蓄積容量電極を兼ねる非査線 が可能となるため、製造コストを増加させることなく、 特性および生産性に優れた薄膜トランジスタアレイ基板 を製造することができる。

【0019】また、本発明に係る他の薄膜トランジスタ アレイ基板は、信号線が少なくとも2つの膜厚を有し、 前記信号線の少なくとも走査線と交差する部分の膜厚 が、他の部分に比べ薄いことを特徴としている。これに より、配線間の短絡不良を増加させることなく、ゲート 絶縁膜を薄膜化できるため、薄膜トランジスタアレイ基 板の特性および生産性が向上する。また、信号線の長さ に比べ、信号線の膜厚が薄い部分の長さが短いため、配 線抵抗もあまり変化させることはない。

【0020】また、本発明に係る他の薄膜トランジスタ アレイ基板は、ソース電極を兼ねる信号線が少なくとも 2つの膜厚を有し、前記信号線の少なくとも薄膜トラン ジスタとのソース電極のコンタクト部分における膜厚 が、他の部分に比べ薄いことを特徴としている。これに より、薄膜トランジスタの短絡不良を増加させることな く、ゲート絶縁膜を薄膜化できるため、薄膜トランジス タアレイ基板の特性および生産性が向上する。また、配 線抵抗もほとんど変化させることはない。

【0021】また、本発明に係る薄膜トランジスタアレ イ基板の製造方法は、ソース電極を兼ねる信号線および ドレイン電極を形成する工程が、1層以上の導電膜を形 成する工程と、前記導電膜上に少なくとも2つの厚さを 有するレジストパターンを形成する工程と、前記レジス トパターンをマスクとしたエッチングにより、少なくと も2つの厚さを有する導電膜パターンを形成する工程を 膜化できるため、薄膜トランジスタアレイ基板の特性お 50 少なくとも含むことを特徴としている。これにより、製

浩丁程数を増加させることなく、少なくとも2つの厚さ を有するソース電極を兼ねる信号線が可能となるため、 製造コストを増加させることなく、特性および生産性に 優れた薄膜トランジスタアレイ基板を製造することがで きる。

【0022】本発明における薄膜トランジスタアレイ基 板の構成によれば、従来に比べ欠陥や不良を低減するこ とができる。または、その特性および生産性を向上させ ることができる。また、本発明における薄膜トランジス タアレイ基板の製造方法によれば、製造工程数を増加さ せることなく、従来に比べ欠陥や不良を低減することが できる。または、その特性および生産性を向上させるこ とができる。

【0023】また、本発明における液晶表示装置によれ ば、その画素を駆動する薄膜トランジスタアレイ基板の 欠陥や不良が少なく、画素駆動能力が向上するため、液 晶表示装置の表示品質が向上する。

【0024】また、本発明におけるエレクトロルミネッ センス表示装置によれば、その画素を駆動する薄膜トラ ンジスタアレイ基板の欠陥や不良が少なく、画素駆動能 20 力が向上するため、エレクトロルミネッセンス表示装置 の表示品質が向上する。

100251

【発明の実施の形態】以下、実施例を用いて本発明をさ らに具体的に説明する。

【0026】本発明における薄膜トランジスタアレイ基 板の製造方法では、一部のフォトリソグラフィ工程にお いて、遮光部と半透光部と透光部を設けたマスクを用い て、レジスト膜を露光することにより、レジスト膜の現 像後、表面に凹凸のあるレジストパターンを形成する、 いわゆるグレイトーン露光技術を用いている。この露光 技術については、特開平7-49411号公報や特開平 11-307780号公報に示されている。

【0027】本発明における実施例としては、例えば金 属膜上に上記グレイトーン観光技術を用いて、第1のレ ジスト領域と、前記第1のレジスト領域よりも膜障の薄 い第2のレジスト領域が形成された、2つの膜厚を有す るレジストパターンを形成する。そして、このレジスト パターンをマスクとして、前記金属膜のエッチングを行 う、ここで、第2のレジスト領域におけるレジストおよ びその下の金属膜の一部もエッチングされるように第2 のレジスト領域のレジスト膵原を適切に設定することに より、2つの模摩を有する金属膜パターンを形成するこ とができる。

【0028】なお、この際、第1のレジスト領域では、 レジストが残るように、その厚さを設定すればよい。 【0029】以上のような方法により、1回のフォトリ ソグラフィ工程で、複数のパターンを形成することがで きるため、工程数を増加させることはない。

ランジスタアレイ基板およびその製造方法の第1実施例 に関する。

【0031】図1および図2は本発明の第1実施例に係 る薄膜トランジスタアレイ基板の平面板略図および断面 概略図を示している。ガラス等の絶縁表面を有する透光 性の基板上に2つの膜厚を有するゲート電極および蓄積 容量電極を兼ねた走査線1が形成されており、その上に は、ゲート絶縁膜を介して島化された半導体膜およびソ ース電極を兼ねた信号線5およびドレイン電極6が順次

形成されている。そして、薄膜トランジスタを保護する ためのパシベーション膜7が各電極とのコンタクト孔を 除いた領域に形成され、最表面にはドレイン電極と接続 された画素電極8が形成されている。

【0032】なお、本実施の形態においては、走査線の うち、ゲート電極部9と蓄積容量電極部10と信号線と の交差部分の膜厚が他の部分の膜厚に比べて薄くなって いる。ゲート電極が他の部分よりも膜厚が薄いことは、 ゲート絶縁膜によるゲート雷極段差の被覆性が向上する ため、薄膜トランジスタにおけるゲートとソース間の短 絡等による不良が低減され望ましい。また、蓄積容量電 極が他の部分よりも膜厚が薄いことは、ゲート絶縁膜に よる電極段差の被獲性が向上するため、走査線と画素電 極の間で形成される蓄積容量の短絡による不良が低減さ れ望ましい。なお、蓄積容量が短絡すると、液晶表示装 置において、画素欠陥となってしまう。また、走査線に おける信号線との交差部分の膜厚が他の部分の膜厚に比 べて薄いことは、ゲート絶縁膜による電極段差の被覆性 が向上するため、走査線と信号線の短絡や、信号線の断 線による不良が低減され望ましい。

【0033】本実施の形態における薄膜トランジスタア 30 レイ基板の製造方法は、以下に示す通りである。図3は 本発明の第1実施例に係る薄膜トランジスタアレイ基板 の製造工程振略図を示している。

【0034】まず、A1合金からなる金属膜を300n mの膜厚で形成し、前述のグレイトーン露光技術を用い たフォトリソグラフィ工程により、2つの膜厚を有する レジストパターンを形成する。そして、エッチングによ り、ゲート電極と蓄積容量電極を兼ねた走査線1を形成 する。本実施の形態では、走査線のうちゲート電極部と 40 蓄積容量部と後に信号線と交差する部分には、他の部分 よりも膜厚の薄いレジストパターン(第2のレジスト領 城) が形成されており、前記エッチングの際に、前記走 査線のうちゲート電極部と蓄積容量部と後に信号線と交 差する部分では、レジストパターンおよびその下の金属 膜の一部がエッチングされ、その他のレジスト膜障の厚 い部分 (第1のレジスト領域) では、レジストのみがエ ッチングされるように第1および第2の領域のレジスト 膜厚を設定している。これにより、膜厚300nmの走 査線のうち、ゲート電極部と蓄積容量部と後に信号線と 【0030】 (実施の形態1) 本実施の形態は、薄膜ト 50 交差する部分では、膜厚が150nmと薄くなってい

る。(図3(a))。

【0035】また、レジスト膜のパターニングにグレイトーン腐光技術を用いており、エッチングも一回で加工しているため、従来に比べ、フォトマスクの枚数や工程数が増加することはない。

q

【0036】次いで、プラズマCVD法によりゲート絶 縁膜2として窒化シリコン膜を200nm、活性層3と してアモルファスシリコン膜を200nm、コンタクト 層4としてn+アモルファスシリコン膜を30nmの膜 厚で順次形成する。例えば、変化シリコン模はSiHe ガス、NH。ガス、H。ガスおよびN。ガスを原料とし、 アモルファスシリコン膜はH₂ガスによって10%程度 に希釈されたSiH。ガスを原料とし、n+シリコン膜 はアモルファスシリコン膜の原料ガスにPH。ガスを混 合したプラズマCVD法により形成することができる。 【0037】なお、本実施の形態においては、走査線の ゲート電極部や蓄積容量部等の膜厚が薄くなっているた め、これを被覆するゲート絶縁縛も従来と比べ、30% から50%薄くすることができる。これにより、薄膜ト ランジスタアレイ基板の特性(例えばTFTのON電 流)および生産性が向上する。また、ゲート絶縁膜の膜 摩を従来通りに設定すれば、短絡や断線等の不良を低減 することが可能となる。

【0038】次いで、フォトリソグラフィ工程により活性層およびコンタクト層を島状にバターニングする(図3(b))。

【0039】次いで、MoW合金からなる金属暖を30 の n m の順車で形成し、フォトリソグラフィ工程により パターニングされたフォトレジストをマスクとして前記 金属機をエッチングすることにより、ソース電路を数ね 30 信号機ちおよびドレイン配格をを形成する。この時、 活性層のチャネル領域上のコンタクト層 4 も同時にエッ チングを行い、チャネル領域とコンタクト領域の分離を 行う(図3(6)7

[0040] 次いで、パシベーション様7と化る変化シ リコン機をプラズマCVD法等により、400nmの 厚で形成し、その後、ソース/ドレイン領域・のコンタ クトを取るためにパシベーション機を、フォトリソグラ フィ工程およびエッチングにより開礼する(図3 (d))

[0041] 最後に、導電性膜としてITO膜を形成 し、フォトリングラフィ工程およびエッチングにより、 画素電極8として加工することにより、薄膜トランジス クアレイ基板が完成する (図3(0))。

【0042】なお、本実施の形態では、ゲート電極としてあり、n+シリコン膜と金属膜の積層酸である 用いたが、これらの材料に限ることなく、Ti, Mo。 W, Al, Ta, Crおよびこれらの合金の単層験また は積層酸を用いれば良い。また、他の再電性膜、半導体 策、 絶縁験も、本実施の形態に示した材料に限らず。こ 500 のレジスト酸厚の厚い部分(第1のレジスト側域)で

れらの機能をみたす膜であればよい。また、それらの膜 厚に関しても、従来と同程度の範囲に設定すれば良い。 【0043】(実施の形像2)本実施の形態は、薄膜ト ランジスタアレイ基板およびその製造方法の第2実施例 に関する。

【0044】図43よび図5は本発明の第文実施例に係る海膜トランジスタアレイ基板の平面膜路図および新面 概略図を示している。ガラス等の絶縁表面を有する透光性の基板上に2つの膜厚を有するソース電極を兼ねた信10 号線53はだドレイン電極を兼ねた信110 元には、島化された半導体膜、ゲート終線膜およびゲート電極と着指容量電極を兼ねた走室線が順次形成されている。そして、薄膜トランジタを保護するためのパンペーション膜が各電極とのコンタクト孔を除いた領域に形成され、最表面にはドレイン電極6と接続された両素電極8が形成されている。

【0045】たお、本実施の形態においては、信号線計 なびドレイン配種のうち、少なくとも否性層の下に配置 される部分と、走査線との交差部分の膜厚が他の部分の 腰厚に比べて薄くなっている。信号線計よびドレイン範 極のうち、少なくとも活性層の下に配置される部分が他 の部分よりも順厚が薄いことは、活性層となる半端体験 による信号線計はびドレイン電極度差の被優性が向上す るため、薄膜、月シジスタにおけるゲートとツース間の 短絡等による不良が低級され望ましい。また、信号順原に はける走套像との交差部分の腰原が他の部分の腰原に比 べて薄いことは、ゲート絶縁膜による電極段差の被覆性 が向上するため、走線と信号線の短絡や、走査線の斯 線による不良が低級され望ましい。

30 【0046】本実施の形態における薄膜トランジスタアレイ基板の製造方法は、以下に示す通りである。図6は本発明の第2実施例に係る薄膜トランジスタアレイ基板の製造工程機絡図を示している。

【0047】まず、n+シリコン膜およびMoW合金か ちなる金属膜をそれぞれ100ヵmおよび200ヵmの 膜厚で順に積層し、導電膜を形成する。次に、前述のグ レイトーン数光技術を用いたフォトリソグラフィ工程に より、2つの膜厚を有するレジストパターンを前記導電 **藤上に形成する。そして、エッチングにより、ソース電** 極を兼ねた信号線5およびドレイン電極6を形成する。 本実施の形態では、ドレイン電極および信号線のうち、 ドレイン電極の一部と信号線のソース電極部の一部およ び後に走査線と交差する部分には、他の部分よりも膜厚 の薄いレジストパターン (第2のレジスト領域) が形成 されており、n+シリコン膜と金属膜の積層膜である前 記道館障のエッチングの際に、前記ドレイン電極の一部 と前記信号線のうちソース電極部の一部と後に信号線と 交差する部分では、レジストパターンおよびその下の導 電膜の上層にある金属膜のみがエッチングされ、その他 は、レジストのみがエッチングされるように第1および 第2の領域のレジスト膜厚を設定している。これによ り、膜厚300mmの信号線のうち、ソース電極の一部 と後に走査線と交差する部分では、膜厚が100mmと 薄くなっており、 n + シリコン膜が露出している (図 6 (a)) -

【0048】また、レジスト膜のパターニングにグレイ トーン露光技術を用いており、エッチングも一回で加工 しているため、従来に比べ、フォトマスクの枚数や工程 数が増加することはない。

【0049】次いで、プラズマCVD法等により活性層 3としてアモルファスシリコン膜を150nmの膜厚で 形成した後、フォトリソグラフィ工程により活性層を島 状にパターニングする (図6(b))。

【0050】次いで、プラズマCVD法等によりゲート 絶縁膜2として窒化シリコン膜を250nm、スパッタ 法等によりゲート電極を兼ねた走査線となる金属膜とし てMoW合金膜を250nmの膜厚で順次形成する。次 いで、フォトリソグラフィ工程によりパターニングされ たフォトレジストをマスクとして前記金属膜をエッチン 20 グすることにより、ゲート電極を兼ねた走査線1を形成 する (図6(c))。

【0051】なお、本実施の形態においては、信号線の ソース電極部の一部やドレイン電極の一部の膜厚が薄く なっているため、これを被覆するように形成する活性層 の瞬度は必要以上に厚くする必要はない。これにより、 薄膜トランジスタアレイ基板の生産性が向上する。ま た、活性層の膜厚を従来通りに設定すれば、ゲート・ソ ース間の短絡等の不良を低減することが可能となる。 後に走査線と交差する部分では、膜厚が他の部分と比べ て薄くなっているため、走査線との絶縁を保つゲート絶 緑陸を従来通りに設定すれば、走査線と信号線の短絡や 走査線の断線等の不良を低減することが可能となる。 【0053】次いで、パシベーション膜7となる窒化シ リコン障をプラズマCVD法等により、300nmの膜 厚で形成し、その後、走査線、信号線およびドレイン電

【0054】最後に、導電性膜として1TO膜を形成 し、フォトリソグラフィ工程およびエッチングにより、 画素電極8として加工することにより、薄膜トランジス タアレイ基板が完成する(図6(e))。

極へのコンタクトを取るためにパシベーション膜を、フ

* トリソグラフィ T程およびエッチングにより開孔する

(FA 6 (d)) .

【0055】なお、本実施の形態では、走査線、信号線 およびドレイン電極となる金属障としてMoW合金を用 いたが、この材料に限ることなく、Ti. Mo. W. A 1, Ta、Crおよびこれらの合金の単層膜または積層 膜を用いれば良い。また、他の導電性膜、半導体膜、絶 縁襲も、本実施の形態に示した材料に限らず、これらの 50

機能をみたす膜であればよい。また、それらの膜厚に関 しても、従来と同程度の範囲に設定すれば良い。

【0056】 (実施の形態3) 本実施の形態は、本発明 の液晶表示装置に関する。

【0057】図9は本発明の第3実施例である液晶表示 装置の機路図である。図10は本発明の第3実施例であ る液晶表示装備の等価回路である。実施の形態1または 実施の形態2に記載された方法を用いて、薄膜トランジ スタアレイ基板を作製した後、この上に配向膜を塗布

し、ラビング処理を行った。図9には実施の形態1に記 10 載の方法によって薄膜トランジスタアレイ基板を作製し た実施例を示している。そして、対向電極13とカラー フィルタ12を形成した対向基板11にも同様に配向膜 を塗布し、ラビングによる配向処理を行った。両基板を 貼り合わせ、その間に液晶14を注入し、両基板前後に 偏光板15を配置する。そして各スイッチングトランジ スタを駆動するための駆動问路17を接続することによ り液晶表示装置が完成する。

【0058】なお、本発明の薄膜トランジスタアレイ基 板によって液晶表示装置の画素を駆動することにより、 矿線やスイッチングトランジスタの短絡や断線などの不 良が低減されるため、点欠陥や線欠陥といった表示不良 が低減される。

【0059】 (実施の形態4) 本実施の形態は、本発明 のエレクトロルミネッセンス表示装置に関する。

【0060】図11は本発明の第4実施例であるエレク トロルミネッセンス表示装置の概略図である。図12は 本発明の第4実施例であるエレクトロルミネッセンス表 示装置の等価回路である。実施の形態1または実施の形 【0052】また、本実施の形態においては、信号線の 30 態2に記載された方法を用いて、多結晶シリコン談を活 性屬と1.た薄膜トランジスタアレイ基板を作製した後、 画素電極上に導電性高分子23として例えばポリエチレ ンジオキシチオフェン (PEDT) と実際に発光するポ リジアルキルフルオレン誘導体を形成し、最後にCa陰 極25を蒸着してエレクトロルミネッセンス表示装置が 完成する。その動作は以下の通りである。まず、スイッ チングトランジスタがONするように走査線18にパル ス信号を与えたときに信号線19に表示信号を印加する と、駆動用トランジスタ27がON状態となって、電流 供給線28から電流が流れ、エレクトロルミネッセンス セルが発光する。

> 【0061】本実施の形態では、エレクトロルミネッセ ンス材料として、ポリジアルキルフルオレン誘導体を用 いたが、他の有機材料、例えば他のポリフルオレン系材 料やポリフェニルビニレン系の材料。または無機材料で もよい。また、エレクトロルミネッセンス材料の形成方 法としては、塗布、蒸着、インクジェットなどの方法を 用いればよい。

【0062】なお、本発明の薄膜トランジスタアレイ基 板によってエレクトロルミネッセンス表示装置の画案を (R)

13 駆動することにより、配線やスイッチングトランジスタ の短絡や断線などの不良が低減されるため、点欠陥や線 欠陥といった表示不良が低減される。

100631

【発明の効果】本発明の薄膜トランジスタアレイ基板の 構成によれば、従来に比べ、配線間の短絡や断線などの 不良が低減される。また、ゲート絶縁膜の厚さを薄くす ることが可能となるため、薄膜トランジスタアレイ基板 の特性および生産性が向上する。このため、本発明の実

用上の効果は大きい。

【0064】また、本発明の薄膜トランジスタアレイ基 板の製造方法によれば、製造工程数を増加させることな く、配線間の短絡や断線などの不良を低減することがで きるため、製造コストを低減することができ、実用上の 効果は大きい。

【0065】また、本発明における液晶表示装置によれ げ 配線やトランジスタの短絡や断線による表示不良が 低減され、その実用上の効果は大きい。

【0066】また、本発明におけるエレクトロルミネッ センス表示装置によれば、配線やトランジスタの短絡や 20 断線による表示不良が低減され、その実用上の効果は大

きい。

【図面の簡単な説明】 【図1】本発明の第1実施例に係る薄膜トランジスタア レイ基板の平面概略図

【図2】本祭明の第1実施例に係る薄膜トランジスタア レイ基板の断面概略図

【図3】本発明の第1実施例に係る薄膜トランジスタア

レイ基板の製造工程概略図 【図4】本発明の第2実施例に係る薄膜トランジスタア 30

レイ基板の平面概略図 【図5】本発明の第2実施例に係る薄膜トランジスタア

レイ基板の断面概略図 【図6】本発明の第2実施例に係る薄膜トランジスタア

レイ基板の製造工程概略図 【図7】従来の薄膜トランジスタアレイ基板の平面板路

* 【図8】従来の薄膜トランジスタアレイ基板の製造工程 概略図

【図9】本発明の液晶表示装置の概略図

【図10】本発明の液晶表示装置の等価回路を示す図 【図11】本発明のエレクトロルミネッセンス表示装置 の概略図


【図12】本発明のエレクトロルミネッセンス表示装置 の等価回路を示す図


10 1 非查線


- 【符号の説明】 2. ゲート締繰算
 - 活性層
 - 4 コンタクト局
 - 5 信号線
 - ドレイン電極
 - 7 パシベーション膜
 - 8 画泰雷棒
- ゲート電極部
- 10 蓄積容量電極部 11 対向基板
- 12 カラーフィルタ
- 13 対向電極
- 14 液晶
- 15 偏光板
- 16 バックライト
- 17 駆動回路
- 18 赤杏線
- 19 信号線
- 20 スイッチングトランジスタ
- 21 液品セル
- 22 蓄積容量
- 23 導電性高分子
- 24 ポリフルオレン誘導体
- 2.5 Ca除極
- 26 エレクトロルミネッセンスセル
- 27 駆動用トランジスタ
 - 28 電流供給線


【図11】











フロントページの続き

(61)Int.CL.' 識別記号 FI ?-マコ-ド(参考) H O 1 L 21/768 H O 1 L 21/90 W 29/78 6 1 2 C F ターム(参考) 2H092 JA25 JA26 JA28 JA38 JA42

JA44 JB13 JB23 JB32 JB33 IB38 KA07 MA05 MA07 MA08

MA12 MA27 MA35 MA37 MA41

NA27 PA06

5C094 AA42 AA43 BA03 BA27 BA31

BA43 CA19 DA15 EA04 EA07

EB02 JA08 5F033 GG04 HH08 HH09 HH17 HH18

HK19 HH20 HH21 KK08 KK09

KK17 KK18 KK19 KK20 MM20

MM28 NN21 QQ01 VV06 VV15

XX02 XX31

5F110 AA01 AA03 AA26 BB02 CC01 CC07 DD02 EE03 EE04 EE06

EE14 EE25 EE37 EE44 FF03

FF30 GG02 GG15 GG24 GG45

HK03 HK04 HK06 HK09 HK16

HK21 HK35 HL07 NN04 NN24

NN35 NN72